项目介绍
系统设计要求
本设计是基于FPGA制作一个信号发生器,设计要求如下:
(1) 方波输出信号的频率范围为1Hz~1MHz;
(2) 正弦波频率范围10Hz~100KHz,无明显失真;
(3) 三角波的频率范围为10Hz~100KHz,无明显失真。
FPGA是基于DDS原理的主控制器,信号发生器的逻辑电路内部设计,以及必要的按键、屏幕和数模转换电路的设计。主要电路模块有:FPGA最小系统模块、键盘运算模块、DA输出模块、LCD显示模块。
更新于 2023-10-27 看中后发送题目编号联系工作人员